處理器間中斷

處理器間中斷（英語：Inter-Processor Interrupt，IPI）是一種特殊類型的中斷，即在多處理器系統中，如果中斷處理器需要來自其它處理器的動作，一個處理器向另一個處理器發出的中斷行為。可能要求採取的行動包括：

刷新其它處理器的內存管理單元緩存，如轉譯後備緩衝器，當一個處理器更改內存映射時；
停機，當系統被一個處理器關閉時。

機制編輯

OS/360的M65MP選件使用S/360的直接控制功能生成另一個處理器上的中斷；在S/370及其後繼者，包括z/Architecture上，SIGNAL PROCESSOR指令提供了一個更正式的接口。

在使用高級可編程中斷控制器（APIC）的IBM PC兼容機上，常藉助APIC發出IPI信號。當CPU希望向另一個CPU發送中斷時，它會將中斷向量和目標的本地APIC標識符存儲在自己的本地APIC中斷命令寄存器（ICR）中。消息隨後經由APIC總線發送到目標的本地APIC，它因此發出一個相應的中斷至它自己的CPU。