多重圖形
多重圖形（Multiple patterning）是指一種在半導體製造過程中的技術。在光刻過程中使用了多重圖形曝光增強了製作圖形的密度。
儘管極紫外光刻將在下一代光刻中作為一個選項，但是這個仍然需要額外一次曝光。
中心距分離
編輯多重圖形的最簡單形式是將圖形分離成二個或者三個部分。每個部分按照通常的製程方法進行製作。整個圖形最終會合併形成最終的圖層。這種方法有時稱為中心距分離，也會被稱為光照-刻蝕-光照-刻蝕（LELE）。
這種技術用於20納米製程、14納米製程等。額外暴光的成本在相關製程中可以承受。一個重要的關注點是多次暴光中的圖形交疊問題。自對準多重暴光技術成功的引入解決這一問題。
側壁圖像轉移
編輯
側壁是一個通過將預圖形兩邊澱積而產生的物質。
由於側壁使用的是hardmask材料，它們的後刻蝕圖形質量非常重要。
| 公司 | 邏輯工藝 | 最小金屬間距(MMP) | 柵間間距 (CGP) | MMP*CGP | CGP:MMP ratio | 最先進技術 | 量產開始時間 |
|---|---|---|---|---|---|---|---|
| Intel | 10nm | 36 nm[1] | 54 nm[1] | 1944 nm2 | 1.5 | SAQP[1][2] | 2017年末[3] |
| TSMC | 7nm | 40 nm | 57 nm[4] | 2280 nm2 | 1.425 | LELELE[5] | 2017年初[6] |
| Samsung | 10LPE | 48 nm[7] | 64 nm[7] | 3072 nm2 | 1.33 | LELELE[8] | 2016年末 |
| GlobalFoundries | 7LP | 40 nm[4] | 56 nm[4] | 2240 nm2 | 1.4 | LELELE,[9] SADP[4] | 2018年末[9] |
參考資料
編輯- ^ 1.0 1.1 1.2 Intel unveils 10nm. [2017-08-25]. （原始內容存檔於2019-08-05）.
- ^ Intel 14 nm Leadership (PDF). [2017-08-25]. （原始內容存檔 (PDF)於2020-12-09）.
- ^ Intel Cannonlake may slip to 2018. [2017-08-25]. （原始內容存檔於2017-04-04）.
- ^ 4.0 4.1 4.2 4.3 存档副本. [2017-08-25]. （原始內容存檔於2019-03-30）.
- ^ TSMC 7nm to use triple patterning. [2017-08-25]. （原始內容存檔於2017-12-01）.
- ^ TSMC on 2017. [2017-08-25]. （原始內容存檔於2019-08-04）.
- ^ 7.0 7.1 Samsung 10nm. [2017-08-25]. （原始內容存檔於2017-12-30）.
- ^ 引用錯誤：沒有為名為
samsung10nm的參考文獻提供內容 - ^ 9.0 9.1 GlobalFoundries Updates 7nm. [2017-08-25]. （原始內容存檔於2019-08-08）.