加速处理单元

加速处理单元(英语:Accelerated Processing Unit,APU),或称加速处理器,是指电脑系统中,中央处理器内集成可以辅助传统中央处理器处理特殊类型的计算任务的处理单元,一般是“通用处理器核心”+“流处理单元”的组合设计。[1]这种设计可以提升中央处理器处理这些特殊类型的计算任务的性能,这些特殊的计算任务可以是图形处理、矢量计算等等,辅助的处理单元一般是显示核心(现在多为通用图形处理器,GPGPU)、现场可编程逻辑门阵列(field-programmable gate array,FPGA),或类似的可处理某种特殊计算任务的专用处理单元。[2]

“加速处理单元”这一概念在2006年首次在回应运算提速的问题上被提出,并在公众中使用。[3] 而后在各种技术演讲,以及Joe Landman[4]所写的Scalable Informatics[5]商业计划中也可以见到。不过也有将“加速处理单元”专指辅助处理单元的用法,如Xilinx

加速处理单元(APU)变得广为人知的时候,是2011年超微半导体推出的AMD APU系列处理器。由于AMDAMD Fusion(现时是AMD APU)所做的市场宣传的影响,使得不少人一般认为APU是传统中央处理器核心中内建显示核心(即微处理器和显示核心集成在一块晶片上)的AMD APU产品,然而这种设计也的确可以提升CPU和GPU(内建)之间的资料发送性能并且降低处理器晶片运作时的耗电量以及发热量,以现行的技术手段,和相比传统的CPU到位于北桥晶片内的集成式显示核心这种设计来说。[6]严格来说,加速处理单元由于中央处理器核心可以拥有显示核心以外的辅助运算单元,相当类似于硬件加速

除了AMD提出的AMD Fusion项目之外,还有IBMSony等公司共同开发的Cell处理器(一个PPE核心+8个SPE核心)、IntelIntel Westmere微架构及以后的一些内建Intel HD Graphics显示核心的微处理器、NVIDIA的“Project Denver”等新形态的微处理器,甚至超微自家的AMD Radeon HD 8000系列显示核心(或将内建ARM架构的通用控制单元)和英特尔已取消的独立显示核心项目Larrabee,这些与以往形态不同,以“通用处理器核心”+“流处理单元”的处理器,广义上也可以认为是“加速处理单元”。[2]

参见

编辑

参考资料

编辑
  1. ^ 天骄的陨落:IBM放弃Cell处理器开发计划页面存档备份,存于互联网档案馆) - chinesebiznews.com“IBM的Cell处理器项目与Intel/AMD的Larrabee/Fusion采用的是类似的设计思路,三者均采用通用处理器核心+一定数量的流处理单元的设计。”
  2. ^ 2.0 2.1 AMD Piledriver 打桩机架构解析,二代 APU 挑战 Core i3 跑实测页面存档备份,存于互联网档案馆) - techbang.com:“APU广为人知是AMD在2011年推出代号Llano的处理器之后,其后APU几乎成为该系列CPU的代名词。但是广义来说,Intel具备HD Graphics显示核心的CPU也能算是APU的一种。”
  3. ^ Accelerator Processor Units (APUs) for non-scientific applications. Scalability. [23 November 2011]. (原始内容存档于2011-12-20). 
  4. ^ 存档副本. [2012-07-18]. (原始内容存档于2012-10-23). 
  5. ^ 存档副本. [2012-07-18]. (原始内容存档于2012-07-21). 
  6. ^ What is an APU?, Net flow developments (World Wide Web log entry), 2012-05-03 [2012-07-18], (原始内容存档于2012-07-02) 

外部链接

编辑