絎縫封裝

絎縫封裝（Quilt Packaging，QP）是一種集成電路封裝和芯片間互連的封裝技術，利用從微芯片邊緣水平延伸的「結節」結構來。 QP使用集成電路側面突出的導電結節提高速度、降低功耗，實現封裝內或多芯片模塊上的多個芯片連接在一起，電氣和機械上堅固的芯片間互連。絎縫封裝由電氣工程教授加里·伯恩斯坦（Gary H. Bernstein）領導的聖母大學研究人員團隊發明。

絎縫封裝「結節」從微芯片的邊緣延伸出來。

絎縫封裝結節頂部有焊料，以實現芯片到芯片的互連

絎縫芯粒可以在幾乎任何方向上拼接在一起。

絎縫封裝結節使用標準後道半導體器件製造技術創建，作為微芯片的組成部分，將焊料電鍍在結節頂部，使芯片間實現亞微米精度互連。

因此，絎縫封裝技術可以在平面、2.5D和3D配置中集成具有不同技術或基板材料的多個芯片。 這些結核結構可以用作極寬帶寬、低損耗的電氣I/O，實現亞微米級的機械芯片間對齊，並提供小至5微米的芯片間隙。QP可以在各種襯底中實現，包括硅、砷化鎵、碳化硅、氮化鎵等，製成的小型高產「芯粒」可以「絎縫」在一起，創建更大的多功能元芯片。

特點

與一級晶片封裝的間接連接相比，QP是一種直接的晶片間互連，即「超級連接」，通過絎縫封裝連接在一起裸晶結節直接從芯片側面延伸出來。使用適當的對準夾具，將芯片推在一起並粘合，形成信號路徑，在芯片之間傳輸多達數千個高速信號。在QP 中，晶片透過從晶片邊緣水平突出的金屬結節來連接，以創建超級連接。接合可以通過超聲波焊接、激光焊接或錫焊來實現。 結節的對準可以通過外部夾具來執行，或者通過自對準結節和芯片結構的其他方法來執行，從而減輕一些精度要求。 最終的絎縫可以安裝在一個包中或安裝在MCM上。 這種方法仍然允許使用傳統的凸塊鍵合和引線鍵合，並且實際上對於允許從外部系統到成品絎縫的通信是必要的。

射頻模擬性能

已在具有同質和異質半導體材料組的絎縫芯片組上進行了QP互連的多次測量插入損耗。射頻S參數測量範圍為DC至220 MHz。介於硅和砷化鎵之間，已證明從DC到100 GHz，QP互連小於0.1 dB的插入損耗，且高達220 GHz下有小於0.8 dB的插入損耗。

數字性能

絎縫封裝互連已實現12吉比特/秒（Gbps）的比特率吞吐量，且在10 μm結節和10 μm芯片邊緣的間距無失真。

光學/光子學

初步的光耦合損耗模擬和測量表明芯片間耦合損耗<6 dB間隙小於4 μm。當間隙接近零時，損耗迅速改善，這可以通過絎縫封裝裝配公差來實現。